2016.11.21
- 채널당 256kSPS의 ADC 출력 데이터율- 97.7dB의 동적 범위- 110.8kHz의 입력 대역(?3 dB의 대역폭) - -120dB의 고조파 왜곡(typ)
-싱글 엔드 또는 진정한 차동 입력(true differential input)-채널당 프로그래머블 이득 증폭기(PGA) 할당(1, 2, 4, 8의 이득)-낮은 DC 입력 전류: ±8 nA-채널당 최대 32kSPS의 출력 데이터율(ODR)
*고집적 -커밋되지 않은 12비트ADC 입력 4개 -±0.5LSB(typ)의 INL(integral nonlinearity) -12비트 전압 DAC 8개 -1.3μs의 최대 정착 시간 -하이 사이드(high-side) 전류 감지 증폭기 4개, ±0.1% 이득 오차
*고성능 아날로그-디지털 컨버터(ADC) 7개 -101dB의 SNR(signal-to-noise ratio) -10,000:1의 동적 범위 -넓은 입력 범위: ±1V, 0.707V rms 풀스케일
2016.08.03
-빠르고 변경 가능한 출력율: 5SPS~250kSPS-채널당 50kSPS의 채널 스캔 데이터레이트(정착 데이터레이트는 20)-성능 및 사양-250kSPS에서 잡음 없는 17.2비트-2.5kSPS에서 잡음 없는 20.2비트-20SPS에서 잡음 없는 24비트-INL: FSR의 ±1ppm제품은 현재 샘플 신청 가능합니다.