2017.03.29
ㆍ낮은 소비 전력ㆍ1MSPS에서 21mW(typ)ㆍ500kSPS에서 16.5mW(typ)ㆍINL: ±9ppm(typ) / ±20ppm(최대)ㆍSINAD율: 10kHz(단위 이득)에서 91.5dB(typ)ㆍTHD: 10kHz에서 ?105dB
2016.11.21
- 채널당 256kSPS의 ADC 출력 데이터율- 97.7dB의 동적 범위- 110.8kHz의 입력 대역(?3 dB의 대역폭) - -120dB의 고조파 왜곡(typ)
-싱글 엔드 또는 진정한 차동 입력(true differential input)-채널당 프로그래머블 이득 증폭기(PGA) 할당(1, 2, 4, 8의 이득)-낮은 DC 입력 전류: ±8 nA-채널당 최대 32kSPS의 출력 데이터율(ODR)
*고집적 -커밋되지 않은 12비트ADC 입력 4개 -±0.5LSB(typ)의 INL(integral nonlinearity) -12비트 전압 DAC 8개 -1.3μs의 최대 정착 시간 -하이 사이드(high-side) 전류 감지 증폭기 4개, ±0.1% 이득 오차
*고성능 아날로그-디지털 컨버터(ADC) 7개 -101dB의 SNR(signal-to-noise ratio) -10,000:1의 동적 범위 -넓은 입력 범위: ±1V, 0.707V rms 풀스케일