Search Results:

최대 1GHz SARC+ DSP(L1, 1024KB 공유 L2 SRAM, 120-lead LQFP_EP 포함

SARC+ Core infrastructure ▶ 800MHz(최대) 또는 1GHz(최대) 코어 클럭 주파수 ▶ 640KB 온칩 레벨 1(L1) SRAM 메모리(패리티 포함)로 짧은 지연 시간 성능 향상 ▶ 32비트, 40비트 및 64비트 부동 소수점 지원 ▶ 32비트 고정점 ▶ 바이트, 짧은 단어, 단어, 긴 단어 주소 Memory ▶ 1024KB 온칩 레벨 2(L2) SRAM(ECC 보호 기능 포함) - 많은 사용 사례에서 외부 메모리 불필요 ▶ 시스템 저전력에 최적화된 1레벨 3(L3) 인터페이스로 DDR3(1.35V 지원 DDR3L 장치 지원) SDRAM 장치에 16비트 인터페이스 제공 Advanced Hardware Accelerators ▶ 코어 클럭 주파수로 실행되는 향상된 FIR/IIR 오프로드 엔진을 통해 처리 성능 향상 ▶ OTP를 사용하는 보안 암호화 엔진 Powerful DMA System Innovative Digital Audio Interface (DAI) includes: ▶ TDM 및 I2S 모드를 지원하는 8배 전체 SPORT 인터페이스 ▶ 2배 S/PDIF Rx/Tx, 8개의 ASRC 쌍 ▶ 4배 정밀 시계 생성기 ▶ 24 버퍼 기타 주변 연결/인터페이스: ▶ 2x 쿼드 SPI, 1x 옥탈 SPI ▶ MLB 3핀 ▶ I2C 4배, UART 2배 ▶ 범용 타이머 6배, 범용 카운터 1배 ▶ 감시 타이머 2배 ▶ 2ch 12비트 하우스키핑 ADC ▶ GPIO 핀 22개, DAI 핀 24개 ▶ 열 센서 패키지 ▶ 14mm x 14mm 120-납 LQFP_E 추가 기능 ▶ 보안 및 보호 ▶ 암호화 하드웨어 가속기 ▶ IP 보호를 통한 빠른 보안 부팅 ▶ 최대 1GHz를 실행하는 향상된 FIR 및 IIR 가속기 ▶ 자동차 용도에 적합한 AEC-Q100

듀얼 DPLL 디지털 클럭 동기화 장치

▶ 디지털화된 클럭 전송 하위 시스템 ▶ 9개의 독립적 인 UTS 블록 (타임 스탬프 송신 포트) ▶ 2개의 독립 IUTS 블록 (타임 스탬프 수신 포트) ▶ 듀얼 DPLL은 1Hz ~ 750MHz 물리 계층 클록을 동기화하여 노이즈가 있는 참조의 지터 제거로 주파수 변환을 제공 ▶ ITU-T G.8262 및 Telcordia GR-253 준수 ▶ Telcordia GR-1244, ITU-T G.812, ITU-T G.813, ITU-T G.823, ITU-T G.824, ITU-T G.825 및 ITU-T G.8273.2 지원 ▶ 50ppb (5 x 10-8)의 낮은 주파수 편차에 대한 지속적인 주파수 모니터링 및 기준 검증 ▶ 두 DPLL 모두 24 비트 프로그래밍 가능 모듈러스가있는 24 비트 분수 분할기 ▶ 프로그래밍 가능한 디지털 루프 필터 대역폭 : 0.0001Hz ~ 1850Hz ▶ 2 개의 독립적이고 프로그래밍 가능한 보조 NCO (1Hz ~ 65,535Hz, 분해능 <1.37 pHz), PTP 애플리케이션의 IEEE 1588 버전 2 서보 피드백에 적합 ▶ 자동 및 수동 홀드 오버 및 기준 전환, 제로 지연, 무중단 또는 위상 빌드 아웃 작동 제공 ▶ 수동, 자동 복귀 및 자동 비가역 모드를 지원하는 프로그래밍 가능한 우선 순위 기반 참조 스위칭 ▶ 차동 LVDS / HCSL / CML 또는 2 개의 단일 종단 출력 (1Hz ~ 500MHz)으로 사용할 수있는 각 쌍이있는 5 쌍의 클록 출력 핀 ▶ 2 개의 차동 또는 8 개의 단일 종단 입력 레퍼런스 ▶ 교차점 mux 상호 연결은 PLL에 대한 참조 입력 ▶ 임베디드 (변조) 입력 / 출력 클록 신호 지원 ▶ 빠른 DPLL 잠금 모드 ▶ 수정 공진기 또는 수정 발진기의 낮은 위상 노이즈를 TCXO 또는 OCXO의 주파수 안정성 및 정확도와 결합하는 내부 기능을 제공 ▶ 자율 초기화를위한 외부 EEPROM 지원 ▶ 내부 레귤레이션이있는 단일 1.8V 전원 공급 장치 작동 ▶ 제로 지연 성능 향상을 위해 내장 된 온도 모니터 및 알람 및 온도 보상