Search Results:

DFE가 포함된 8T8R SoC, 400 MHz iBW RF 트랜시버

▶8개의 차동 송신기(Tx) ▶8대의 차동수신기(Rx) ▶2개의 차동 관측 수신기(ORx) ▶조정 가능 범위: 600MHz ~ 6000MHz ▶단일 대역 및 다중 대역(Nx 2T2R/4T4R) 기능 ▶조정 가능한 범위 내의 4개의 개별 대역 프로파일(대역 프로파일은 채널의 대역폭 및 총 샘플링 속도를 정의함) ▶ADRV9040BBPZ-WB supports DPD for 400 MHz iBW/OBW ▶시스템 열 솔루션 간소화 >활성화된 모든 블록에 대한 13W 전력 소비(사용 사례는 TDD 200 MHz 순간 대역폭 및 200 MHz 점유 대역폭이며 모든 블록(DPD, CFR 및 CDU/CDDC)이 활성화됨) >간헐적 작동의 경우 125°C 최대 접합 온도, 연속적 작동의 경우 110°C(가속도 계수를 기준으로 110°C 미만 작동으로 작동 수명 영향을 상쇄할 수 있음) ▶FPGA 리소스를 줄이고 SERDES 레인 레이트를 절반으로 줄이는 완전 통합 DFE(DPD, CDU, CDDC 및 CFR) 엔진 >전력 증폭기 선형화를 위한 DPD 적응 엔진 >CDU/CDDC?각 송신기/수신기 채널당 최대 8개의 CC(Component Carrier) ▶다단 CFR 엔진 ▶다운링크에서 DTX(마이크로 슬립) 절전 모드 지원 ▶JESD204B 및 JESD204C 디지털 인터페이스 지원 ▶모든 로컬 오실레이터(LO) 및 베이스밴드 클럭에 대한 멀티칩 위상 동기화 ▶이중 완전 통합 프랙셔널-NRF 신시사이저 ▶완전히 통합된 시계 신시사이저

12비트, 6 GSPS, JESD204B/JESD204C 듀얼 ADC

▶ 유연한 재구성 가능 공통 플랫폼 설계 ▶ 채널당 단일, 이중 및 쿼드 대역 지원 ▶ 데이터패스 및 DSP 블록은 완전히 바이패스 가능 ▶ 멀티칩 동기화가 가능한 온칩 PLL ▶ 오프칩 PLL을 위한 외부 RFCLK 입력 옵션 ▶ 최대 12GHz의 클럭 입력 주파수 지원 ▶ 최대 6GSPS까지의 ADC 샘플 속도 ▶ 8GHz까지 사용 가능한 아날로그 대역폭 ▶ JESD204C를 사용하여 최대 6 GSPS의 데이터 전송 속도 ▶ 노이즈 밀도: -153dBFS/Hz ▶ 6 GSPS에서 ADC AC 성능, 2.7GHz, -1dBFS에서 입력 ▶ 최대 사인파 입력 전압: 1.475V p-p ▶ 소음 수치: 25.3dB ▶ HD2: -70 dBFS ▶ HD3: -68 dBFS ▶ 최악의 기타(HD2 및 HD3 제외): -84 dBFS ▶ 다양한 디지털 기능 ▶ 선택 가능한 소멸 필터 ▶ 구성 가능한 DDC ▶ 8개의 미세 복합 DDC 및 4개의 거친 복합 DDC ▶ DDC당 48비트 NCO ▶ 미세 및 거친 DDC를 바이패스하는 옵션 ▶ 수신 평준화를 위해 프로그램 가능한 192-tap PFIR 필터 ▶ GPIOx 핀을 통해 로드된 4가지 프로파일 설정 지원 ▶ 데이터패스당 프로그래밍 가능한 지연 ▶ AGC 지원 받기 ▶ AGC 제어를 위한 짧은 대기 시간으로 신속한 감지 ▶ 느린 AGC 제어를 위한 신호 모니터 ▶ 전용 AGC 서포트 핀 ▶ 보조 기능 ▶ 빠른 주파수 깡충깡충 뛰기 ▶ 선택 가능한 분할 비율을 가진 ADC 클럭 드라이버 ▶ 온칩 온도 모니터링 유닛 ▶ 유연한 GPIOx 핀 ▶ SERDES JESD204B/JESD204C 인터페이스, 최대 24.75Gbps의 8개 레인 ▶ 8차로 JESD204B/JESD204C 송신기(JTX) ▶ 최대 15.5Gbps에 대한 JESD204B 준수 ▶ 최대 24.75Gbps에 대한 JESD204C 준수 ▶ 실제 또는 복잡한 디지털 데이터 지원(8비트, 12비트, 16비트 또는 24비트)

65/5000 MxFE 쿼드, 16 비트, 12GSPS RF DAC 및 듀얼, 12 비트, 6GSPS RF ADC

▶유연하게 재구성 가능한 공통 플랫폼 설계 ▷DAC 4 개 및 ADC 2 개 (4D2A) ▷단일, 이중 및 쿼드 밴드 지원 ▷최대 12GSPS / 6GSPS의 최대 DAC / ADC 샘플링 속도 ▷1, 2, 3 및 4의 DAC 대 ADC 샘플링 속도 비율 ▷ADC 및 DAC 데이터 경로 우회 옵션 ▷8GHz의 아날로그 대역폭 ▷전체 출력 전류 범위, ac 커플 링 : 7mA ~ 40mA ▷멀티 칩 동기화 기능이있는 온칩 PLL ▷외부 RFCLK 입력 옵션 ▶6GSPS에서 ADC ac 성능 ▷전체 입력 전압 : 1.475V p-p ▷전체 크기 사인파 입력 전력 : 4.4dBm ▷잡음 밀도 : -153dBFS / Hz ▷잡음 지수 : 25.3dB ▷HD2 : 2.7GHz에서 -65.2dBFS ▷HD3 : 2.7GHz에서 -70.8dBFS ▷기타 최악 (HD2 및 HD3 제외) : 2.7GHz에서 -68.5dBFS ▶3.7GHz 출력에서 DAC ac 성능 ▷2- 톤 IMD3 (톤당 -7dBFS) : -78.9dBc ▷NSD, 단일 톤, fDAC = 12GSPS : -155.1dBc / Hz ▷SFDR, 단일 톤, fDAC = 12GSPS : -70dBc ▶다양한 디지털 기능 ▷실제 또는 복잡한 디지털 데이터 (8 비트, 12 비트, 16 비트 또는 24 비트) 지원 ▷선택 가능한 보간 및 데시 메이션 필터 ▷구성 가능한 DDC 및 DUC ▷8 개의 미세 복합 DUC 및 4 개의 거친 복합 DUC ▷8 개의 미세 복합 DDC 및 4 개의 거친 복합 DDC ▷DUC / DDC 당 48 비트 NCO ▷미세하고 거친 DUC / DDC를 우회하는 옵션 ▶수신 이퀄라이제이션을위한 프로그래밍 가능한 192 탭 PFIR 필터 ▷GPIO를 통해로드 된 4 가지 프로파일 설정 지원 ▶데이터 경로당 프로그래밍 가능한 지연 ▶AGC 지원 받기 ▷빠른 AGC 제어를위한 짧은 지연 시간으로 빠른 감지 ▷느린 AGC 제어를위한 신호 모니터 ▷전용 AGC 지원 핀 ▶DPD 지원 전송 ▷미세 DUC 채널 게인 제어 및 지연 조정 ▷DPD 관찰 경로에 대한 대략적인 DDC 지연 조정 ▶보조 기능 ▷빠른 주파수 호핑 ▷직접 디지털 합성 (DDS) ▷저 지연 디지털 루프백 모드 (ADC-DAC) ▷분할 비율을 선택할 수있는 ADC 클록 드라이버 ▷전력 증폭기 다운 스트림 보호 회로 ▷온칩 온도 모니터링 장치 ▷유연한 GPIOx 핀 ▷TDD 절전 옵션 ▶SERDES JESD204B / JESD204C 인터페이스, 16 레인, 최대 16.22Gbps ▷DAC 및 ADC 당 8 레인 ▷최대 15.5Gbps 레인 속도와 호환되는 JESD204B ▷최대 16.22Gbps 레인 속도와 호환되는 JESD204C ▷레인 속도 매칭을위한 샘플 및 비트 반복 모드 ▶총 전력 소비량 : 일반 11.45W ▶15mm × 15mm, 0.8mm 피치의 324 볼 BGA