가스 및 석유 플랜트 및 발전소와 같은 고급 공장 자동화 애플리케이션에서 낮은 EMI, 작은 크기, 높은 신뢰성 및 낮은 비용에 대한 요구사항은 특히 채널 간 격리 설계의 경우 까다롭습니다. 이러한 이유로 표준 모듈 구현은 채널 밀도가 수백 볼트의 채널 간 절연과 함께 일반적으로 4개 또는 8개 채널로만 제한됩니다.
이 기사에서는 새로운 연속 시간 시그마-델타(CTSD) 정밀 ADC의 가장 중요한 아키텍처 특성 중 하나인 저항성 입력 및 참조를 쉽게 구동할 수 있다는 점을 강조합니다. 최적의 신호 체인 성능을 달성하기 위한 핵심은 ADC와 인터페이스할 때 입력 소스 또는 참조 자체가 손상되지 않도록 하는 것입니다. 기존의 ADC에서는 ADC에 대한 원활한 입력 및 참조 인터페이스를 위해 프런트 엔드 설계라고 하는 복잡한 신호 조건 회로 설계가 필요합니다. CTSD ADC의 고유한 아키텍처 특성은 이 ADC를 입력 및 참조에 연결하는 단순하고 혁신적인 방법을 가능하게 합니다. 먼저 기존의 ADC 프런트엔드 디자인을 간략하게 살펴보겠습니다.
CTSD 정밀 ADCs 기사 시리즈 파트 3에서는 주변기기 설계를 추가하지 않고도 간섭자에 대한 내성을 향상시키는 CTSD ADC의 별칭 없는 특성을 강조할 것입니다. 파트 1은 단순하고 컴팩트한 신호 체인 솔루션을 제공하는 연속 시간 시그마 델타(CTSD) 아키텍처를 기반으로 한 새로운 등급의 사용하기 쉬운 별칭 없는 정밀도 ADC를 선보였습니다. 파트 2는 신호 체인 설계자를 위한 CTSD 기술을 구체화했습니다. 이 자료에서는 현재 사용 가능한 정밀 ADC 아키텍처에 대한 별칭 거부 솔루션의 설계 복잡성을 비교합니다. 우리는 CTSD ADC 아키텍처의 고유한 별칭 거부를 설명하는 이론을 설명할 것입니다. 또한 신호 체인 설계를 단순화할 수 있는 방법을 소개하고 CTSD ADC의 확장된 이점에 대해 논의합니다. 마지막으로, 새로운 측정 및 성능 매개변수를 도입하여 별칭 거부를 정량화할 것입니다.
이 기사에서는 연속 시간 시그마 델타(CTSD) ADC 기술을 기존의 방식보다 덜 전통적인 방식으로 설명하여, 신호 체인 설계자가 몇 가지 잘 알려진 구성 요소를 상호 연결하는 간단한 시스템으로 사용하기 쉬운 정밀 ADC 기술의 새로운 클래스를 구상할 수 있도록 합니다. Part 1에서는 지속적인 시간 신호 무결성을 유지하면서 최고 정밀도를 달성하므로 정밀도 CTSD ADC로 크게 단순화할 수 있는 기존 신호 체인 설계의 주요 과제를 강조했습니다. 문제는 CTSD 아키텍처가 이러한 이점을 실현할 수 있도록 지원하는 이유가 무엇일까요?
정밀 신호 체인 설계자는 중간 대역폭 애플리케이션에서 소음 성능 요구를 충족시켜야 하며 소음 성능과 정확성 사이에서 절충을 해야 하는 경우가 많습니다. 출시 시간을 단축하고 설계를 한 번에 제대로 수행합니다는 것은 더 큰 부담을 가중시킬 수 있습니다. 지속적인 시간 시그마 델타(CTSD) ADC는 고유한 아키텍처 이점을 실현하고 신호 체인 설계를 단순화하여 솔루션 크기를 줄이고 최종 제품에 대한 출시 시간을 단축할 수 있도록 지원합니다.
instagram
facebook
twitter
linkedin
Youtube
Blog
