이 자료에서는 주파수 호핑(FH)의 개략적 개념, ADRV9002 SDR 트랜시버의 PLL(유연한 위상 잠금 루프) 아키텍처를 통해 구현되는 FH의 설계 원칙 및 4대 FH 기능에 대해 자세히 설명합니다. 이러한 기능을 통해 사용자는 Link 16과 같은 응용 프로그램과 단일 및 이중 채널 작동 모드에서 빠른 실시간 반송파 주파수 로딩을 처리할 수 있습니다. 또한, FH와 멀티칩 동기화(MCS) 및 디지털 사전 왜곡(DPD)의 조합으로 인해 이 SDR 트랜시버는 오늘날의 복잡한 통신 시스템에서 고급 요구사항을 충족하기 위한 매력적인 솔루션입니다.
디지털 사전 왜곡(DPD)에 대한 홍보 자료에 따르면, 그 성능은 정적 정량 데이터에 기초한다. 일반적으로 이 자료는 DPD 스펙트럼을 보여주고 인접 채널 누출비(ACLR) 수치를 인용한다. 이 접근 방식은 근본적인 요구를 해결하지만 실제 구현에서 발생하는 많은 과제, 위험 및 성능 절충을 포착하지 못합니다. 5G로의 빠른 전환은 알고리즘 개발자와 장비 공급업체가 더욱 주목해야 할 수많은 새로운 과제와 시나리오를 도입한다. 정적 성능을 뒷받침하는 것은 많은 요소가 유동 상태에 있는 복잡한 환경에서 성능과 안정성을 유지할 수 있는 능력이어야 합니다.
instagram
facebook
twitter
linkedin
Youtube
Blog
