▶ 디지털화된 클럭 전송 하위 시스템
▶ 9개의 독립적 인 UTS 블록 (타임 스탬프 송신 포트)
▶ 2개의 독립 IUTS 블록 (타임 스탬프 수신 포트)
▶ 듀얼 DPLL은 1Hz ~ 750MHz 물리 계층 클록을 동기화하여 노이즈가 있는 참조의 지터 제거로 주파수 변환을 제공
▶ ITU-T G.8262 및 Telcordia GR-253 준수
▶ Telcordia GR-1244, ITU-T G.812, ITU-T G.813, ITU-T G.823, ITU-T G.824, ITU-T G.825 및 ITU-T G.8273.2 지원
▶ 50ppb (5 x 10-8)의 낮은 주파수 편차에 대한 지속적인 주파수 모니터링 및 기준 검증
▶ 두 DPLL 모두 24 비트 프로그래밍 가능 모듈러스가있는 24 비트 분수 분할기
▶ 프로그래밍 가능한 디지털 루프 필터 대역폭 : 0.0001Hz ~ 1850Hz
▶ 2 개의 독립적이고 프로그래밍 가능한 보조 NCO (1Hz ~ 65,535Hz, 분해능 <1.37 pHz), PTP 애플리케이션의 IEEE 1588 버전 2 서보 피드백에 적합
▶ 자동 및 수동 홀드 오버 및 기준 전환, 제로 지연, 무중단 또는 위상 빌드 아웃 작동 제공
▶ 수동, 자동 복귀 및 자동 비가역 모드를 지원하는 프로그래밍 가능한 우선 순위 기반 참조 스위칭
▶ 차동 LVDS / HCSL / CML 또는 2 개의 단일 종단 출력 (1Hz ~ 500MHz)으로 사용할 수있는 각 쌍이있는 5 쌍의 클록 출력 핀
▶ 2 개의 차동 또는 8 개의 단일 종단 입력 레퍼런스
▶ 교차점 mux 상호 연결은 PLL에 대한 참조 입력
▶ 임베디드 (변조) 입력 / 출력 클록 신호 지원
▶ 빠른 DPLL 잠금 모드
▶ 수정 공진기 또는 수정 발진기의 낮은 위상 노이즈를 TCXO 또는 OCXO의 주파수 안정성 및 정확도와 결합하는 내부 기능을 제공
▶ 자율 초기화를위한 외부 EEPROM 지원
▶ 내부 레귤레이션이있는 단일 1.8V 전원 공급 장치 작동
▶ 제로 지연 성능 향상을 위해 내장 된 온도 모니터 및 알람 및 온도 보상
.png)
