기술기고문
연산 증폭기 입력 차동 커패시턴스의 직접 측정 방법
글: 글렌 브리즈브와(Glen Brisebois), 아서 알프레드 록사스(Arthur Alfred Roxas) / 아나로그디바이스(Analog Devices, Inc.)
머리말
입력 커패시턴스는 고임피던스, 고주파 연산 증폭기 애플리케이션에서 중요한 사양 중의 하나이다. 특히 포토다이오드 접합 커패시턴스가 낮으면 연산 증폭기 입력 커패시턴스가 상당한 잡음과 대역폭 문제를 일으킬 수 있다. 연산 증폭기 입력 커패시턴스와 피드백 저항이 증폭기의 응답에서 기둥처럼 높아지면 안정성에 영향을 미치고 주파수가 높아질수록 잡음 이득을 높일 수 있다. 그러면 안정성과 위상 마진이 저하되고 출력 잡음이 증가할 수 있다. 사실, 이전의 CDM(capacitance - difference mode) 측정 기법은 잡음 분석뿐 아니라 고임피던스 반전 회로와 안정성 분석을 사용했는데, 이러한 기법들은 꽤 번거로울 수 있다.
연산 증폭기 같은 피드백 증폭기에서 총 유효 입력 커패시턴스는 접지에 대한 음(-)의 입력 공통 모드 커패시턴스인 CCM-와 나란한 CDM으로 이루어진다. CDM이 측정하기 어려운 이유는, 연산 증폭기의 주된 임무가 두 입력이 분리되지 않도록 하는 것이기 때문이다. CDM을 측정하기 어려운 것과 대조적으로, 접지에 대한 양(+)의 입력 공통 모드 커패시턴스인 CCM+를 직접 측정하는 것은 비교적 쉽다. 연산 증폭기 비반전 핀에 커다란 직렬 저항을 연결하고 네트워크 분석기나 스펙트럼 분석기를 사용해서 사인파나 잡음 소스를 인가해서, 연산 증폭기 입력 커패시턴스로 인한 -3dB 주파수 응답을 측정할 수 있다. 전압 피드백 증폭기의 경우에 CCM+와 CCM-는 동일한 것으로 간주한다. 그런데 기존에는 CDM을 측정하기가 꽤 어려웠다. 다양한 기법들이 시도되었지만 만족스럽지 못했다. 이것은 연산 증폭기가 입력을 같게 하려고 하고 CDM-를 부트스트랩핑 하는 근본적인 특성 때문이다. 입력들을 강제로 분리시키고 전류를 측정하면 출력이 이를 벌충하려고 한다. 기존의 CDM 측정 기법은 간접적인 방식으로, 위상 마진을 낮추는 것에 의존하고, 나란히 있는 CCM- 같은 다른 커패시턴스들 때문에 측정하기가 복잡했다.
테스트하려는 연산 증폭기는 실제처럼 작동하는 것이 바람직하다. 실제 사용할 때는 대개 폐쇄 루프 조건일 것이기 때문이다. 한 가지 가능한 방법으로 제안된 것은, 입력들을 분리시키고 출력을 클리핑하는 것이었다. 하지만 이 방법은 연산 증폭기 토폴로지에 따라서 내부 회로가 작동되지 않으므로, 측정되는 커패시턴스가 실제로 동작할 때의 커패시턴스를 반영하지 못할 수 있다. 이 방법으로는 입력 스테이지에서 비선형성뿐 아니라 과도한 출력 스윙이나 클리핑을 피하기 위해서 입력들이 심하게 분리되지 않는다. 이 글에서는 CDM을 측정하기 위한 간단하면서도 직접적인 방법을 제안한다.
CDM 측정의 새로운 방법
이 글에서는 간단하게 이득이 1인 버퍼 회로를 사용하고, 전류 소스를 가지고 출력과 반전 입력을 여자하기로 했다. 출력과 반전 입력은 연산 증폭기가 허용하는 만큼만 움직일 것이다. 저주파수에서는 출력이 아주 조금 움직일 것이다. 그러므로 CDM을 통해서 흐르는 전류가 작을 것이다. 매우 높은 주파수에서는 테스트가 유효하지 않고 결과도 유용하지 않을 수 있다. 중간 주파수일 때는 연산 증폭기의 이득-대역폭이 떨어지기는 하지만 너무 낮지는 않고, 출력 움직임이 충분한 전압 여자를 제공하고 CDM-로 전류를 측정할 수 있을 만큼 적절할 것이다.
LTspice®는 실제적으로 잡음 플로어가 무제한적이기 때문에 그림 1과 같은 간단한 테스트 시뮬레이션이 가능했다. LTspice로 이 기법이 꽤 정확하게 작동한다는 것을 확인한 후에는, “정확한 측정을 위해서 실제 환경에서의 SNR은 충분할까?” 하는 의문이 들었다.
그림 1: LTspice를 통한 CDM 임피던스 직접 측정. V(r)/I(R1) 플롯으로부터 임피던스를 구할 수 있다. 이 사례의 경우, 1MHz일 때 Z는 -89.996°에서 19.89437kΩ(10(85.97/20))이다. 이는 C = 1/(2π × Z × Freq) 공식을 사용하면 정확히 8pF이다.
이 각도는 -90º에 거의 가깝다. 이것은 임피던스가 용량성이라는 뜻이다. 2pF 공통 모드 커패시턴스가 측정을 저해하지는 않았다. CCM-가 경로에 있지 않고 1/(2 × π × Freq × CCM+) >> 1Ω이기 때문이다.
올바른 장비 및 실제 테스트 셋업
그림 1에서는 전압 소스를 사용한 여자를 전류 소스로 변환하기 위해 2kΩ을 연산 증폭기 출력에 직렬로 배치하고 있다. 이것은 노드 ‘r’에 작은 전압을 허용할 것이다. 이 전압은 연산 증폭기 비반전 핀에 나타나는 전압과 크게 차이가 나지 않아야 하며, 입력들 사이에 작은 전류가 흐르도록 해서 CDM 측정이 가능하도록 할 것이다. 그러면 당연히 출력 전압은 작고 테스트하려는 디바이스(DUT)에 의해서 버퍼링 되며, CDM에서의 전류 또한 매우 작다(시뮬레이션에서 57nA). 그러므로 이것을 1Ω 저항을 사용해서 측정하는 것은 어려울 것이다. LTspice.ac와 LTspice.tran 시뮬레이션은 저항 잡음을 포함하지 않는다. 하지만 실제로 1 저항잡음은 130pA/√Hz이고 57nA일 것으로 예상되는 커패시터 전류로부터 57nV의 신호만을 제공할 것이다. 추가로 실시한 시뮬레이션에서는 R1을 50Ω이나 1kΩ으로 교체하더라도 해당 대역폭 내의 주파수에서 CCM+에 대한 전류 손실이 그리 크지는 않을 것으로 나타났다. 간단한 저항을 사용하는 것보다 더 나은 전류 측정 방법은, R1 대신에 트랜스임피던스 증폭기(TIA)를 사용하는 것이다. TIA 입력을 연산 증폭기 비반전 핀에 연결하고, CCM-의 전류를 제외시키기 위해서 전압을 가상 접지에 고정한다. 키사이트/애질런트(Keysight/Agilent) HP4192A 같은 4포트 임피던스 분석기가 정확히 이러한 방법으로 구현된 것이다. HP4192A는 5Hz ~ 13MHz의 주파수 범위에 대해 임피던스를 측정할 수 있다. 동일한 임피던스 측정 기법을 사용한 좀더 최신 장비로는 10Hz ~ 120MHz까지 측정할 수 있는 E4990A 임피던스 분석기와 20Hz ~ 2MHz까지 측정할 수 있는 키사이트 E4980A 같은 정밀 LCR 측정기를 들 수 있다.
그림 2의 테스트 회로를 보면, 연산 증폭기 비반전 핀은 임피던스 분석기 내부의 TIA로 인해 가상 접지에 유지된다. 이 때문에 CCM+가 측정에 영향을 미치지 않는다. 양쪽 단자들이 접지 전위에 있는 것으로 보일 것이기 때문이다. DUT의 CDM 상에서 구축된 작은 전류는 TIA의 피드백 저항 Rr을 거쳐서 흐른 다음에 내부 전압계에 의해서 측정된다.
그림 2: CDM을 위한 테스트 회로
오토밸런싱 브리지 임피던스 측정 기법을 사용하는 4포트 장비라면 CDM을 훌륭하게 측정할 수 있다. 이러한 장비는 듀얼 전원으로 작동할 경우, 0을 중심으로 양 및 음으로 스윙하는 내부 오실레이터를 사용해서 사인파를 생성할 수 있도록 설계되었다. 만약 연산 증폭기 DUT가 단일 전원으로 작동할 경우에는 신호가 접지에 대해서 클리핑 되지 않도록 바이어스 기능을 조정해야 한다. 그림 3은 HP4192A를 사용해서 DUT로 연결하는 것을 보여준다.
그림 3: 직접 CDM 측정 기법의 테스트 셋업
그림 4는 보드와 배선으로부터 CDM에 추가되는 기생 커패시턴스를 최소화하기 위한 정확한 테스트 셋업을 보여준다. 저속 연산 증폭기에는 모든 범용 보드를 사용할 수 있지만, 고속 연산 증폭기에는 보다 엄격한 PCB 보드 레이아웃이 요구된다. 입력과 출력에 DUT CDM과 병렬로 추가적인 전기장 경로가 발생하는 것을 막기 위해 수직 접지 구리 보드 분주기를 사용하고 있다.
그림 4: 보드를 보여주는 HP4192A 셋업. 오른쪽은 2kΩ을 통한 여자와 전압 리드백이다. 사용된 DUT는 우표 한 장 크기의 LB2223 위에 올려진 LT1792 8핀 SO이다. 왼쪽은 HP4192A 내부의 TIA이다.
테스트 결과
우선, 보드에 DUT를 연결하지 않고 보드의 커패시턴스를 측정했다. 그림 4의 보드는 DUT를 연결하지 않은 상태에서의 커패시턴스가 16fF인 것으로 측정되었다. CDM 값은 통상적으로 수백 ~ 수천 펨토패럿(fF)에 이르기 때문에, 이 같은 결과는 비교적 작은 커패시턴스로서 무시할 만한 수준이다.
대부분의 JFET 및 CMOS 입력 연산 증폭기들은 이 새로운 CDM 측정 기법으로 측정할 수 있다. 실제 사례로서 LT1792 저잡음 정밀 JFET 연산 증폭기를 측정했다. 아래 표는 일련의 주파수 범위에 대한 임피던스(Z), 위상 각도(θ), 리액턴스(XS), 그리고 CDM 계산값을 나타낸 것이다. 위상 각도가 -90º일 때 임피던스는 순수하게 용량성 특성을 나타낸다.
표 1: ±15V 전원을 사용했을 때 주파수별 LT1792의 임피던스 측정 결과
표 1은 500kHz ~ 5MHz의 주파수 범위에서 측정된 결과를 나타낸 것이다. 이 주파수 범위에서 위상은 -89° ~ -90°까지로 순수하게 용량성에 가깝다. 또한 리액턴스 XS가 총 입력 임피던스의 대부분을 차지하므로 Z ≈ XS이다. 계산된 평균 CDM은 대략 10.2pF이다. 최대 측정 주파수는 5MHz인데, 이 디바이스의 대역폭이 5.6MHz까지이기 때문이다. 저주파수에서의 결과는 일관적이지 않다. 이것은 연산 증폭기 동작으로 인해서 출력 전압이 감소하고 CDM 전류가 빠르게 사라지기 때문으로 보인다. 또 한편으로 XS 역시 저주파수일 때 더 높은 임피던스가 된다.
또한 연산 증폭기의 출력은 주파수를 매번 조정할 때마다 확인해서, 임피던스 분석기에서 나오는 신호에 의해서 과구동되지 않는지 확인해야 한다. HP4192A에서는 이 신호의 진폭을 0.1V부터 1.1V까지로 조절할 수 있는데, 이는 연산 증폭기 출력에 위글(wiggle)을 발생시키고 반전 입력 핀에서 전압을 약간 움직이기에 충분하다. 그림 5는 800kHz 주파수에서 연산 증폭기 출력으로 피크-대-피크 비왜곡 신호가 28mV라는 것을 알 수 있다(녹색 신호). 2.76V 피크-대-피크 진폭(1Vrms)을 가진 노란색 신호는, 이 분석기의 발진 출력 포트에서 직접 측정한 것이다. 공정한 측정을 위해 DUT와 HP4192A 검출기 모두에 대해 출력에서의 왜곡은 허용하지 않기로 임의로 결정됐다. 이 프로브 설정이 측정에 미치는 영향은 비교적 적지만, 임피던스와 위상의 실제 데이터를 얻은 후에는 프로브를 제거했다.
그림 5: HP4192A ‘Osc’ 출력 포트와 연산 증폭기 출력 핀의 프로빙 출력 결과
이와 다른 전원 전압을 사용한 CDM 측정 테스트도 수행했다. 서로 다른 연산 증폭기마다 어떤 전원과 공통 모드 전압을 사용했느냐에 따라 CDM은 달라질 수 있다. 토폴로지와 트랜지스터 유형이 다르면 공급 전원이 높을 때와 낮을 때에 따라 접합 기생성분도 달라질 것으로 예상된다.
표 2는 역시 LT1792로 ±5V 전원을 사용했을 때의 결과를 보여준다. 측정된 평균 CDM은 9.2pF이다. 이는 ±15V 전원을 사용했을 때의 결과인 10pF에 거의 가깝다. 따라서 LT1792 CDM은 전원 전압의 변화에 크게 영향을 받지 않는다고 할 수 있다. 이와 달리 CCM은 전원 전압의 변화에 따라서 크게 달라진다.
표 2: ±5V 전원을 사용했을 때 주파수별 LT1792의 임피던스 측정 결과
한편, 바이폴라 입력 연산 증폭기는 FET 입력 연산 증폭기에 비해서 단순한 편이다. 하지만 입력 바이어스 전류와 전류 잡음이 높을 수 있다. CDM 전류와 나란하기 때문이다. 게다가 바이폴라 차동 쌍 입력에 내재한 진성 차동 저항 RDM 역시 CDM과 나란하다. 표 3은 저잡음 정밀 증폭기인 ADA4004를 사용한 임피던스 측정 결과를 보여준다. 이 표에서는 위상이 순수하게 용량성 동작을 보이지 않는다는 것을 확실하게 알 수 있다. -90°로부터 멀기 때문이다. 4MHz, 5MHz, 10MHz 주파수가 꽤 가깝기는 하더라도, 이 경우에는 다른 저항들로부터 CDM을 추출할 수 있도록 하기 위해, 병렬 등가 임피던스 RC 모델이 적합할 것이다. 따라서 표 3에서는 일련의 주파수 범위에 대해 병렬 컨덕턴스 GP, 서셉턴스 BP, 그리고 계산된 CDM을 나타냈으며, 여기서 CP는 CDM과 동일한 것으로 간주한다.
표 3: ±15V 전원을 사용했을 때 주파수별 ADA4004의 임피던스 측정 결과
표 3에 따르면, ADA4004의 CDM은 대략 6.4pF이라고 할 수 있다. 이 같은 결과는 표에 나타난 주파수들에 걸쳐서 거의 일치한다. CDM은 상당한 병렬 컨덕턴스 GP를 포함하며, 순수하게 용량성 CDM이 아니다. 측정 결과에 따르면, 이 바이폴라 연산 증폭기에서 실제 입력 차동 저항은 약 40k?(1/25µS)인 것으로 나타난다.
참고로, 제로 드리프트 연산 증폭기(LTC2050)와 고속 바이폴라 연산 증폭기(LT6200) 같은 다른 유형의 연산 증폭기에 대해서도 측정을 했지만, 결과는 일관적이지 않았다. 이것은 제로 드리프트 연산 증폭기의 스위칭 아티팩트와 고속 바이폴라 연산 증폭기의 과도한 전류 잡음 때문인 것으로 추정된다.
맺음말
CDM은 이제 측정하기가 어렵지 않다. 한 가지 유의할 점은, HP4192A가 크기와 각도로 임피던스를 제공한다는 것이다. 커패시턴스 판독 결과는 단순한 직렬 RC 또는 병렬 RC일 수 있으나, 연산 증폭기 입력 임피던스는 훨씬 더 복잡할 수 있다. 커패시턴스 판독 결과를 액면 그대로 받아들이지 않도록 주의할 필요가 있다. 또 각각의 연산 증폭기마다 다를 수 있다. 용량성 리액턴스가 입력 임피던스의 대부분을 차지하는 주파수 범위는 설계마다 다를 것이다. 입력 스테이지 설계, 사용한 디바이스 및 프로세스, 밀러 효과(Miller effects), 패키징 같은 모든 것들이 총 차동 입력 임피던스와 그 측정 결과에 영향을 미칠 수 있다. 이 글에서는 JFET 입력 연산 증폭기와 바이폴라 입력 연산 증폭기를 측정하고, 두 가지 연산 증폭기의 CDM과 바이폴라 입력 연산 증폭기로 측정한 RDM 결과를 살펴보았다.
머리말
입력 커패시턴스는 고임피던스, 고주파 연산 증폭기 애플리케이션에서 중요한 사양 중의 하나이다. 특히 포토다이오드 접합 커패시턴스가 낮으면 연산 증폭기 입력 커패시턴스가 상당한 잡음과 대역폭 문제를 일으킬 수 있다. 연산 증폭기 입력 커패시턴스와 피드백 저항이 증폭기의 응답에서 기둥처럼 높아지면 안정성에 영향을 미치고 주파수가 높아질수록 잡음 이득을 높일 수 있다. 그러면 안정성과 위상 마진이 저하되고 출력 잡음이 증가할 수 있다. 사실, 이전의 CDM(capacitance - difference mode) 측정 기법은 잡음 분석뿐 아니라 고임피던스 반전 회로와 안정성 분석을 사용했는데, 이러한 기법들은 꽤 번거로울 수 있다.
연산 증폭기 같은 피드백 증폭기에서 총 유효 입력 커패시턴스는 접지에 대한 음(-)의 입력 공통 모드 커패시턴스인 CCM-와 나란한 CDM으로 이루어진다. CDM이 측정하기 어려운 이유는, 연산 증폭기의 주된 임무가 두 입력이 분리되지 않도록 하는 것이기 때문이다. CDM을 측정하기 어려운 것과 대조적으로, 접지에 대한 양(+)의 입력 공통 모드 커패시턴스인 CCM+를 직접 측정하는 것은 비교적 쉽다. 연산 증폭기 비반전 핀에 커다란 직렬 저항을 연결하고 네트워크 분석기나 스펙트럼 분석기를 사용해서 사인파나 잡음 소스를 인가해서, 연산 증폭기 입력 커패시턴스로 인한 -3dB 주파수 응답을 측정할 수 있다. 전압 피드백 증폭기의 경우에 CCM+와 CCM-는 동일한 것으로 간주한다. 그런데 기존에는 CDM을 측정하기가 꽤 어려웠다. 다양한 기법들이 시도되었지만 만족스럽지 못했다. 이것은 연산 증폭기가 입력을 같게 하려고 하고 CDM-를 부트스트랩핑 하는 근본적인 특성 때문이다. 입력들을 강제로 분리시키고 전류를 측정하면 출력이 이를 벌충하려고 한다. 기존의 CDM 측정 기법은 간접적인 방식으로, 위상 마진을 낮추는 것에 의존하고, 나란히 있는 CCM- 같은 다른 커패시턴스들 때문에 측정하기가 복잡했다.
테스트하려는 연산 증폭기는 실제처럼 작동하는 것이 바람직하다. 실제 사용할 때는 대개 폐쇄 루프 조건일 것이기 때문이다. 한 가지 가능한 방법으로 제안된 것은, 입력들을 분리시키고 출력을 클리핑하는 것이었다. 하지만 이 방법은 연산 증폭기 토폴로지에 따라서 내부 회로가 작동되지 않으므로, 측정되는 커패시턴스가 실제로 동작할 때의 커패시턴스를 반영하지 못할 수 있다. 이 방법으로는 입력 스테이지에서 비선형성뿐 아니라 과도한 출력 스윙이나 클리핑을 피하기 위해서 입력들이 심하게 분리되지 않는다. 이 글에서는 CDM을 측정하기 위한 간단하면서도 직접적인 방법을 제안한다.
CDM 측정의 새로운 방법
이 글에서는 간단하게 이득이 1인 버퍼 회로를 사용하고, 전류 소스를 가지고 출력과 반전 입력을 여자하기로 했다. 출력과 반전 입력은 연산 증폭기가 허용하는 만큼만 움직일 것이다. 저주파수에서는 출력이 아주 조금 움직일 것이다. 그러므로 CDM을 통해서 흐르는 전류가 작을 것이다. 매우 높은 주파수에서는 테스트가 유효하지 않고 결과도 유용하지 않을 수 있다. 중간 주파수일 때는 연산 증폭기의 이득-대역폭이 떨어지기는 하지만 너무 낮지는 않고, 출력 움직임이 충분한 전압 여자를 제공하고 CDM-로 전류를 측정할 수 있을 만큼 적절할 것이다.
LTspice®는 실제적으로 잡음 플로어가 무제한적이기 때문에 그림 1과 같은 간단한 테스트 시뮬레이션이 가능했다. LTspice로 이 기법이 꽤 정확하게 작동한다는 것을 확인한 후에는, “정확한 측정을 위해서 실제 환경에서의 SNR은 충분할까?” 하는 의문이 들었다.
그림 1: LTspice를 통한 CDM 임피던스 직접 측정. V(r)/I(R1) 플롯으로부터 임피던스를 구할 수 있다. 이 사례의 경우, 1MHz일 때 Z는 -89.996°에서 19.89437kΩ(10(85.97/20))이다. 이는 C = 1/(2π × Z × Freq) 공식을 사용하면 정확히 8pF이다.
이 각도는 -90º에 거의 가깝다. 이것은 임피던스가 용량성이라는 뜻이다. 2pF 공통 모드 커패시턴스가 측정을 저해하지는 않았다. CCM-가 경로에 있지 않고 1/(2 × π × Freq × CCM+) >> 1Ω이기 때문이다.
올바른 장비 및 실제 테스트 셋업
그림 1에서는 전압 소스를 사용한 여자를 전류 소스로 변환하기 위해 2kΩ을 연산 증폭기 출력에 직렬로 배치하고 있다. 이것은 노드 ‘r’에 작은 전압을 허용할 것이다. 이 전압은 연산 증폭기 비반전 핀에 나타나는 전압과 크게 차이가 나지 않아야 하며, 입력들 사이에 작은 전류가 흐르도록 해서 CDM 측정이 가능하도록 할 것이다. 그러면 당연히 출력 전압은 작고 테스트하려는 디바이스(DUT)에 의해서 버퍼링 되며, CDM에서의 전류 또한 매우 작다(시뮬레이션에서 57nA). 그러므로 이것을 1Ω 저항을 사용해서 측정하는 것은 어려울 것이다. LTspice.ac와 LTspice.tran 시뮬레이션은 저항 잡음을 포함하지 않는다. 하지만 실제로 1 저항잡음은 130pA/√Hz이고 57nA일 것으로 예상되는 커패시터 전류로부터 57nV의 신호만을 제공할 것이다. 추가로 실시한 시뮬레이션에서는 R1을 50Ω이나 1kΩ으로 교체하더라도 해당 대역폭 내의 주파수에서 CCM+에 대한 전류 손실이 그리 크지는 않을 것으로 나타났다. 간단한 저항을 사용하는 것보다 더 나은 전류 측정 방법은, R1 대신에 트랜스임피던스 증폭기(TIA)를 사용하는 것이다. TIA 입력을 연산 증폭기 비반전 핀에 연결하고, CCM-의 전류를 제외시키기 위해서 전압을 가상 접지에 고정한다. 키사이트/애질런트(Keysight/Agilent) HP4192A 같은 4포트 임피던스 분석기가 정확히 이러한 방법으로 구현된 것이다. HP4192A는 5Hz ~ 13MHz의 주파수 범위에 대해 임피던스를 측정할 수 있다. 동일한 임피던스 측정 기법을 사용한 좀더 최신 장비로는 10Hz ~ 120MHz까지 측정할 수 있는 E4990A 임피던스 분석기와 20Hz ~ 2MHz까지 측정할 수 있는 키사이트 E4980A 같은 정밀 LCR 측정기를 들 수 있다.
그림 2의 테스트 회로를 보면, 연산 증폭기 비반전 핀은 임피던스 분석기 내부의 TIA로 인해 가상 접지에 유지된다. 이 때문에 CCM+가 측정에 영향을 미치지 않는다. 양쪽 단자들이 접지 전위에 있는 것으로 보일 것이기 때문이다. DUT의 CDM 상에서 구축된 작은 전류는 TIA의 피드백 저항 Rr을 거쳐서 흐른 다음에 내부 전압계에 의해서 측정된다.
그림 2: CDM을 위한 테스트 회로
오토밸런싱 브리지 임피던스 측정 기법을 사용하는 4포트 장비라면 CDM을 훌륭하게 측정할 수 있다. 이러한 장비는 듀얼 전원으로 작동할 경우, 0을 중심으로 양 및 음으로 스윙하는 내부 오실레이터를 사용해서 사인파를 생성할 수 있도록 설계되었다. 만약 연산 증폭기 DUT가 단일 전원으로 작동할 경우에는 신호가 접지에 대해서 클리핑 되지 않도록 바이어스 기능을 조정해야 한다. 그림 3은 HP4192A를 사용해서 DUT로 연결하는 것을 보여준다.
그림 3: 직접 CDM 측정 기법의 테스트 셋업
그림 4는 보드와 배선으로부터 CDM에 추가되는 기생 커패시턴스를 최소화하기 위한 정확한 테스트 셋업을 보여준다. 저속 연산 증폭기에는 모든 범용 보드를 사용할 수 있지만, 고속 연산 증폭기에는 보다 엄격한 PCB 보드 레이아웃이 요구된다. 입력과 출력에 DUT CDM과 병렬로 추가적인 전기장 경로가 발생하는 것을 막기 위해 수직 접지 구리 보드 분주기를 사용하고 있다.
그림 4: 보드를 보여주는 HP4192A 셋업. 오른쪽은 2kΩ을 통한 여자와 전압 리드백이다. 사용된 DUT는 우표 한 장 크기의 LB2223 위에 올려진 LT1792 8핀 SO이다. 왼쪽은 HP4192A 내부의 TIA이다.
테스트 결과
우선, 보드에 DUT를 연결하지 않고 보드의 커패시턴스를 측정했다. 그림 4의 보드는 DUT를 연결하지 않은 상태에서의 커패시턴스가 16fF인 것으로 측정되었다. CDM 값은 통상적으로 수백 ~ 수천 펨토패럿(fF)에 이르기 때문에, 이 같은 결과는 비교적 작은 커패시턴스로서 무시할 만한 수준이다.
대부분의 JFET 및 CMOS 입력 연산 증폭기들은 이 새로운 CDM 측정 기법으로 측정할 수 있다. 실제 사례로서 LT1792 저잡음 정밀 JFET 연산 증폭기를 측정했다. 아래 표는 일련의 주파수 범위에 대한 임피던스(Z), 위상 각도(θ), 리액턴스(XS), 그리고 CDM 계산값을 나타낸 것이다. 위상 각도가 -90º일 때 임피던스는 순수하게 용량성 특성을 나타낸다.
표 1: ±15V 전원을 사용했을 때 주파수별 LT1792의 임피던스 측정 결과
| 주파수 | 임피던스(Z, kΩ) | 위상 각도(θ) | 리액턴스(XS, kΩ) | CS = CDM = 1/(2 × π × XS × Freq) (pF) |
| 500 kHz | 33 | –89° | –32.9 | 9.7 |
| 600 kHz | 27 | –90° | –26.9 | 9.8 |
| 700 kHz | 22.6 | –90° | –22.6 | 10 |
| 800 kHz | 19.65 | –90° | –19.7 | 10.1 |
| 900 kHz | 17.4 | –90° | –17.4 | 10.2 |
| 1 MHz | 15.64 | –89.9° | –15.6 | 10.2 |
| 2 MHz | 7.76 | –89.8° | –7.76 | 10.25 |
| 3 MHz | 5.1 | –90° | –5.1 | 10.4 |
| 4 MHz | 3.74 | –90° | –3.74 | 10.6 |
| 5 MHz | 2.92 | –90° | –2.92 | 10.9 |
표 1은 500kHz ~ 5MHz의 주파수 범위에서 측정된 결과를 나타낸 것이다. 이 주파수 범위에서 위상은 -89° ~ -90°까지로 순수하게 용량성에 가깝다. 또한 리액턴스 XS가 총 입력 임피던스의 대부분을 차지하므로 Z ≈ XS이다. 계산된 평균 CDM은 대략 10.2pF이다. 최대 측정 주파수는 5MHz인데, 이 디바이스의 대역폭이 5.6MHz까지이기 때문이다. 저주파수에서의 결과는 일관적이지 않다. 이것은 연산 증폭기 동작으로 인해서 출력 전압이 감소하고 CDM 전류가 빠르게 사라지기 때문으로 보인다. 또 한편으로 XS 역시 저주파수일 때 더 높은 임피던스가 된다.
또한 연산 증폭기의 출력은 주파수를 매번 조정할 때마다 확인해서, 임피던스 분석기에서 나오는 신호에 의해서 과구동되지 않는지 확인해야 한다. HP4192A에서는 이 신호의 진폭을 0.1V부터 1.1V까지로 조절할 수 있는데, 이는 연산 증폭기 출력에 위글(wiggle)을 발생시키고 반전 입력 핀에서 전압을 약간 움직이기에 충분하다. 그림 5는 800kHz 주파수에서 연산 증폭기 출력으로 피크-대-피크 비왜곡 신호가 28mV라는 것을 알 수 있다(녹색 신호). 2.76V 피크-대-피크 진폭(1Vrms)을 가진 노란색 신호는, 이 분석기의 발진 출력 포트에서 직접 측정한 것이다. 공정한 측정을 위해 DUT와 HP4192A 검출기 모두에 대해 출력에서의 왜곡은 허용하지 않기로 임의로 결정됐다. 이 프로브 설정이 측정에 미치는 영향은 비교적 적지만, 임피던스와 위상의 실제 데이터를 얻은 후에는 프로브를 제거했다.
그림 5: HP4192A ‘Osc’ 출력 포트와 연산 증폭기 출력 핀의 프로빙 출력 결과
이와 다른 전원 전압을 사용한 CDM 측정 테스트도 수행했다. 서로 다른 연산 증폭기마다 어떤 전원과 공통 모드 전압을 사용했느냐에 따라 CDM은 달라질 수 있다. 토폴로지와 트랜지스터 유형이 다르면 공급 전원이 높을 때와 낮을 때에 따라 접합 기생성분도 달라질 것으로 예상된다.
표 2는 역시 LT1792로 ±5V 전원을 사용했을 때의 결과를 보여준다. 측정된 평균 CDM은 9.2pF이다. 이는 ±15V 전원을 사용했을 때의 결과인 10pF에 거의 가깝다. 따라서 LT1792 CDM은 전원 전압의 변화에 크게 영향을 받지 않는다고 할 수 있다. 이와 달리 CCM은 전원 전압의 변화에 따라서 크게 달라진다.
표 2: ±5V 전원을 사용했을 때 주파수별 LT1792의 임피던스 측정 결과
| 주파수 | 임피던스(Z, kΩ) | 위상 각도(θ) | 리액턴스(XS, kΩ) | CS = CDM (pF) |
| 500 kHz | 37 | –90° | –37 | 8.6 |
| 600 kHz | 30 | –91° | –30 | 8.8 |
| 700 kHz | 25.3 | –91° | –25.2 | 9 |
| 800 kHz | 22 | –91° | –22 | 9 |
| 900 kHz | 19.5 | –91° | –19.5 | 9 |
| 1 MHz | 17.5 | –91° | –17.5 | 9.1 |
| 2 MHz | 8.62 | –92° | –8.62 | 9.2 |
| 3 MHz | 5.6 | –93° | –5.6 | 9.5 |
| 4 MHz | 4.07 | –94° | –4.07 | 9.8 |
| 5 MHz | 3.14 | –94° | –3.14 | 10.1 |
한편, 바이폴라 입력 연산 증폭기는 FET 입력 연산 증폭기에 비해서 단순한 편이다. 하지만 입력 바이어스 전류와 전류 잡음이 높을 수 있다. CDM 전류와 나란하기 때문이다. 게다가 바이폴라 차동 쌍 입력에 내재한 진성 차동 저항 RDM 역시 CDM과 나란하다. 표 3은 저잡음 정밀 증폭기인 ADA4004를 사용한 임피던스 측정 결과를 보여준다. 이 표에서는 위상이 순수하게 용량성 동작을 보이지 않는다는 것을 확실하게 알 수 있다. -90°로부터 멀기 때문이다. 4MHz, 5MHz, 10MHz 주파수가 꽤 가깝기는 하더라도, 이 경우에는 다른 저항들로부터 CDM을 추출할 수 있도록 하기 위해, 병렬 등가 임피던스 RC 모델이 적합할 것이다. 따라서 표 3에서는 일련의 주파수 범위에 대해 병렬 컨덕턴스 GP, 서셉턴스 BP, 그리고 계산된 CDM을 나타냈으며, 여기서 CP는 CDM과 동일한 것으로 간주한다.
표 3: ±15V 전원을 사용했을 때 주파수별 ADA4004의 임피던스 측정 결과
| 주파수 | 임피던스(Z, kΩ) | 위상 각도(θ) | 병렬 컨덕턴스(GP, µS) | 서셉턴스(BP, µS) | CP = CDM = BP/(2 × π × Freq) (pF) |
| 500 kHz | 29.4 | –36° | 27.5 | 20 | 6.4 |
| 600 kHz | 27.2 | –41° | 27.6 | 24.1 | 6.4 |
| 700 kHz | 25.3 | –45.4° | 27.6 | 28 | 6.4 |
| 800 kHz | 23.5 | –49° | 27.9 | 32 | 6.4 |
| 900 kHz | 22 | –52° | 28 | 35.7 | 6.3 |
| 1 MHz | 20.7 | –54.3° | 28.1 | 39.3 | 6.3 |
| 2 MHz | 12 | –72.6° | 24.9 | 79.4 | 6.3 |
| 3 MHz | 7.8 | –79.2° | 24 | 126 | 6.7 |
| 4 MHz | 5.8 | –81.8° | 24.5 | 171 | 6.8 |
| 5 MHz | 4.7 | –83.5° | 24.2 | 212.7 | 6.8 |
| 10 MHz | 2.5 | –86° | 28 | 319.5 | 6.3 |
표 3에 따르면, ADA4004의 CDM은 대략 6.4pF이라고 할 수 있다. 이 같은 결과는 표에 나타난 주파수들에 걸쳐서 거의 일치한다. CDM은 상당한 병렬 컨덕턴스 GP를 포함하며, 순수하게 용량성 CDM이 아니다. 측정 결과에 따르면, 이 바이폴라 연산 증폭기에서 실제 입력 차동 저항은 약 40k?(1/25µS)인 것으로 나타난다.
참고로, 제로 드리프트 연산 증폭기(LTC2050)와 고속 바이폴라 연산 증폭기(LT6200) 같은 다른 유형의 연산 증폭기에 대해서도 측정을 했지만, 결과는 일관적이지 않았다. 이것은 제로 드리프트 연산 증폭기의 스위칭 아티팩트와 고속 바이폴라 연산 증폭기의 과도한 전류 잡음 때문인 것으로 추정된다.
맺음말
CDM은 이제 측정하기가 어렵지 않다. 한 가지 유의할 점은, HP4192A가 크기와 각도로 임피던스를 제공한다는 것이다. 커패시턴스 판독 결과는 단순한 직렬 RC 또는 병렬 RC일 수 있으나, 연산 증폭기 입력 임피던스는 훨씬 더 복잡할 수 있다. 커패시턴스 판독 결과를 액면 그대로 받아들이지 않도록 주의할 필요가 있다. 또 각각의 연산 증폭기마다 다를 수 있다. 용량성 리액턴스가 입력 임피던스의 대부분을 차지하는 주파수 범위는 설계마다 다를 것이다. 입력 스테이지 설계, 사용한 디바이스 및 프로세스, 밀러 효과(Miller effects), 패키징 같은 모든 것들이 총 차동 입력 임피던스와 그 측정 결과에 영향을 미칠 수 있다. 이 글에서는 JFET 입력 연산 증폭기와 바이폴라 입력 연산 증폭기를 측정하고, 두 가지 연산 증폭기의 CDM과 바이폴라 입력 연산 증폭기로 측정한 RDM 결과를 살펴보았다.
제품스펙