Search Results:

DFE가 포함된 8T8R SoC, 400 MHz iBW RF 트랜시버

▶8개의 차동 송신기(Tx) ▶8대의 차동수신기(Rx) ▶2개의 차동 관측 수신기(ORx) ▶조정 가능 범위: 600MHz ~ 6000MHz ▶단일 대역 및 다중 대역(Nx 2T2R/4T4R) 기능 ▶조정 가능한 범위 내의 4개의 개별 대역 프로파일(대역 프로파일은 채널의 대역폭 및 총 샘플링 속도를 정의함) ▶ADRV9040BBPZ-WB supports DPD for 400 MHz iBW/OBW ▶시스템 열 솔루션 간소화 >활성화된 모든 블록에 대한 13W 전력 소비(사용 사례는 TDD 200 MHz 순간 대역폭 및 200 MHz 점유 대역폭이며 모든 블록(DPD, CFR 및 CDU/CDDC)이 활성화됨) >간헐적 작동의 경우 125°C 최대 접합 온도, 연속적 작동의 경우 110°C(가속도 계수를 기준으로 110°C 미만 작동으로 작동 수명 영향을 상쇄할 수 있음) ▶FPGA 리소스를 줄이고 SERDES 레인 레이트를 절반으로 줄이는 완전 통합 DFE(DPD, CDU, CDDC 및 CFR) 엔진 >전력 증폭기 선형화를 위한 DPD 적응 엔진 >CDU/CDDC?각 송신기/수신기 채널당 최대 8개의 CC(Component Carrier) ▶다단 CFR 엔진 ▶다운링크에서 DTX(마이크로 슬립) 절전 모드 지원 ▶JESD204B 및 JESD204C 디지털 인터페이스 지원 ▶모든 로컬 오실레이터(LO) 및 베이스밴드 클럭에 대한 멀티칩 위상 동기화 ▶이중 완전 통합 프랙셔널-NRF 신시사이저 ▶완전히 통합된 시계 신시사이저

광대역 채널라이저를 포함한 쿼드, 16비트, 12 GSPS RF DAC

▶ 유연한 재구성 가능한 공통 플랫폼 설계 ▶ 4개의 DAC 코어가 다양한 DSP 및 바이패스 데이터 경로에 연결 ▶ 싱글, 듀얼 및 쿼드 밴드 지원 ▶ 데이터 경로 및 DSP 블록은 완전히 바이패스 가능 ▶ 멀티칩 동기화가 포함된 온칩 PLL ▶ 외부 RF 클럭 입력 옵션(Off Chip PLL) ▶ 최대 12GSPS의 DAC 샘플링 속도 ▶ JESD204C를 사용하여 최대 12 GSPS의 데이터 전송 속도 ▶ 8GHz까지 사용 가능한 아날로그 대역폭 ▶ 12 GSPS에서의 DAC 성능 ▶ 최대 출력 전류 범위: 7mA ~ 40mA ▶ 2톤 IMD3(-7dBFS/톤당): -78.9dBc ▶ 노이즈 스펙트럼 밀도(NSD), 3.7GHz에서의 단일 신호음: -155.1dBc/Hz ▶ FSSDR(Firsic Free Dynamic Range), 3.7GHz에서 단일 신호음: -70dBc ▶ 다양한 디지털 기능 ▶ 선택 가능한 보간 필터 ▶ 구성 가능한 디지털 업 변환(DUC) ▶ 미세 복합 DUC 8개 및 거친 복합 DUC 4개 ▶ DUC당 48비트 NCO(숫자 제어 발진기) ▶ 미세하고 거친 DUC를 바이패스하는 옵션 ▶ 데이터 경로당 프로그래밍 가능한 지연 ▶ 디지털 사전 왜곡(DPD) 지원 전송 ▶ 미세 DUC 채널 게인 제어 및 지연 조정 ▶ 수신 등화를 위한 프로그래밍 가능한 192 탭 PFIR 필터 ▶ GPIO를 통해 로드된 4가지 프로파일 설정 지원 ▶ AGC(Automatic Gain Control) 지원 수신 ▶ 빠른 AGC 제어를 위한 짧은 대기 시간으로 빠른 감지 ▶ 느린 AGC 제어를 위한 신호 모니터 ▶ 전용 AGC 지원 핀 ▶ 보조 기능 ▶ 빠른 주파수 호핑 ▶ DDS(직접 디지털 합성) ▶ 지연 시간이 짧은 디지털 루프백 모드(데이터 경로 수신) ▶ 데이터 경로를 전송하도록 NCO를 라우팅할 수 있습니다. ▶ 파워앰프 다운스트림 보호 회로 ▶ 온칩 온도 모니터링 장치 ▶ 유연한 GPIOx 핀 ▶ TDD 절전 옵션 ▶ 세르데스 JESD204B/JESD204C 인터페이스 ▶ 최대 24.75Gbps의 8개 차선 ▶ 최대 15.5Gbps와 호환되는 JESD204B ▶ 최대 24.75Gbps와 호환되는 JESD204C ▶ 실제 또는 복잡한 디지털 데이터(8비트, 12비트, 16비트 또는 24비트) 지원 ▶ 15 mm × 15 mm, 0.8 mm 피치의 324 볼 BGA