최근 발표된 Vivado HLx Design Suite 에디션에 번들 제공되는 Vivado HLS C++와 C 레벨의 합성 툴을 이용하여 Spartan-6 FPGA를 이 HACKADAY 보드에 구성할 수 있는 길이 있습니까?″ (″모든 Vivado 사용자들은 이제 Vivado HLx 무상 업그레이드를 통해 C 레벨의 합성 기능을 이용할 수 있게 되었습니다. 자유롭게, 무상으로 말입니다.”를 확인하십시오.)
 
Spartan-6 FPGA 디자인을 개발하려면 Xilinx ISE를 이용해야 합니다. 하지만 블로거인 저는 종종 이렇게 혼잣말을 합니다. A도 맞고 B도 맞지. 그렇다면 C도 맞지 않을까? 
 
그래서 크게 기대하진 않았지만 자일링스의 HDL 및 하이레벨 합성 부문 제품 매니저인 Frédéric Rivoallon 씨에게 물어봤습니다. Spartan-6 FPGA를 위한 RTL을 Vivado HLS를 이용하여 C 및 C++ 기술 내용으로부터 생성하는 것이 가능하냐고요.
 
Frédéric 씨가 제게 보내준 첫 번째 이메일 내용은 다음과 같습니다:
 
, Spartan-6는 Vivado HLS 툴의 지원을 받습니다. 전에는 ISE 특정 디바이스에 대해 특별한 라이선스가 필요했지만, Vivado v2015.1이 출시된 이후로는 Vivado의 일부인 HLS 툴로 이 디바이스들을 겨냥할 수 있게 되었습니다. Vivado 2015.4와 HLx 에디션을 이용하면 HLS를 통해 본질적으로 모든 ISE 디바이스들에 대해 무상 지원을 받게 됩니다.
 
그렇습니다. Vivado HLx 에디션을 이용해 코드를 생성한 뒤, 이를 Xilinx ISE에 이용하여 Spartan-6 FPGA 구성을 생성할 수 있는 것입니다. 이 과정을 설명해 주는 짧은 비디오를 통해 확인하세요