×
+ 관심기업담기
Login
Join
about
contact
Sitemap
Product
Applications
News Focus
Free Webinar
Video
Technical Article
Board&Kits
Alliance Member News
최신기술
DSP
저전력
메모리
Timing / verification
임베디드 프로세싱
디자인 보안
Connection
Configuration
제품 및 Tools
SDAccel
SDSoC
UltraScale
ZYNQ
Vivado Design Suite
Artix-7
Kintex-7
MicroBlaze
Spartan-3A
Spartan-3E
Spartan-6
Virtex-4
Virtex-5
Virtex-7
Virtex-6
ISE
EDK
JESD204B
EasyPath
[Technical Article]
자일링스의 단일 FPGA로 수백 개의 신호를 ..
최신 자일링스(Xilinx®) FPGA는 LVDS(Low-Voltage Differential Signaling) 입력을 이용해 단 하나의 레지스터와 하나의 커패시터만 있으면 아날로그 입력 신호를 디지털화할 수 있다. 최신 자일링스 디바이스에는 수백 개의 LVD..
[Video]
Simulating with Cadence I..
Learn how to use Vivado design suite to compile simulation libraries and simulate a design using Cadence Incisive Enterprise simulator. For More Vivad..
[Video]
IP Light demos efficient ..
IP Light showcases this pre-standard OTU2r (CPRI over OTN) demonstration at OFC 2015 showing how to maximize the efficiency of front haul links
[News Focus]
Xilinx, 새로운 16nm 울트라스케일+ ..
자일링스 코리아 (지사장 안흥식) 2015년 3월 11일 – 자일링스는 수상 경력이 있는 사용자 매거진, Xcell 저널 2015년 겨울호를 발간했다고 밝혔다. Xcell 저널은 90 호 커버스토리에서 자일링스가 새롭게 발표한 울트라스케일+(UltraScal..
[Video]
Debugging at Device Start..
Learn how to use Vivado to debug at and around device startup. You will also learn to use the Trigger at Startup feature introduced in Vivado 2014.1 t..
latest news
소프트웨어-정의(Software-De..
디지털 신호처리는 오늘날 필수적으로 요구되는 장비 및 서비스에서 핵심적인 역할을 수행한다. 이러한 장비 및 서비스에는 통신 및 네트워킹, 모바일 통신, 디지털 오디오, 스트리밍 비..