자일링스는 스마트커넥트(SmartConnect) 기술을 확장한 비바도(Vivado)® 디자인 수트 HLx 에디션의 2016.1 릴리즈를 발표한다고 밝혔다. 이 릴리즈는 울트라스케일(UltraScale)™ 및 울트라스케일+(UltraScale+) 디바이스 포트폴리오에서 뛰어난 레벨의 성능을 제공한다. 또한 이번 2016.1 릴리즈에서 비바도 디자인 수트는 스마트커텍트 기술을 확장해 고밀도, 수백만 시스템 로직 셀 디자인의 시스템 인터커넥트 병목 현상(bottleneck)을 해결한다. 이로써 울트라스케일 및 울트라스케일+ 디바이스 포트폴리오는 모두 높은 이용률에서 20~30% 더 높아진 성능을 발휘할 수 있다.

자일링스의 울트라스케일+ 포트폴리오는 업계 유일한 FinFET 기반 프로그래머블 기술로써, 징크(Zynq)®, 킨텍스(Kintex)®, 버텍스(Virtex)® 및 울트라스케일+ 디바이스가 포함된다. 또한 28nm 디바이스를 넘어선 2~5배 더 높은 와트당 성능을 제공하여 5G 무선, 소프트웨어 정의 네트워크(SDN) 및 차세대 첨단 운전자 보조 시스템(ADAS) 등 시장을 선도하는 애플리케이션에 이용할 수 있다. 

자일링스 스마트커넥트 기술에는 시스템 인터커넥트 IP 뿐만 아니라 울트라스케일+ 실리콘 혁신을 통한 새로운 최적화도 포함되어 있다: 
- AXI 스마트커넥트 IP: 자일링스의 새로운 시스템 커넥티비티 제너레이터로써 사용자 디자인에 주변장치를 통합한다. 스마트커넥트는 사용자의 시스템 성능 요건에 가장 적합한 맞춤형 인터커넥트를 생성하여 적은 면적과 전력 풋프린트에서 보다 높은 시스템 처리량을 달성한다. AXI 스마트커넥트 IP는 비바도 디자인 수트 2016.1의 비바도 IP integrator에서 얼리 액세스(early access)로 이용 가능하다.
- Time borrowing과 실용적인 스큐 최적화: 이러한 최적화는 새로운 울트라스케일+ 미세 클록 딜레이 삽입으로 인해 이뤄진다. 이 완전 자동화된 기능들은 timing slack을 디자인의 가장 빠른 경로에서 주요 경로(critical path)로 이동함으로써, 긴 딜레이를 완화하며 더 높은 클록 주파수에서 디자인 동작이 가능하게 한다. 
- 파이프라인 분석 및 리타이밍: 이 기법들은 디자이너가 추가로 파이프라인 단계들을 디자인에 추가할 수 있으며, 자동 레지스터 리타이밍 최적화를 적용함으로써 성능을 한층 더 높일 수 있게 해준다.

이용 정보 
비바도 디자인 수트 HLx 에디션 및 임베디드 소프트웨어 개발 툴 2016.1 릴리즈는 현재 다운로드 가능하다. 자일링스의 소프트웨어 개발 환경에 대한 자세한 내용은 자일링스 소프트웨어 개발자 존에서 확인할 수 있다. 스마트커넥트 기술 및 배경에 관한 보다 자세한 내용은 www.xilinx.com/products/technology/smart-connect.html에서 다운로드 및 확인할 수 있다.

자일링스 울트라스케일+ 포트폴리오
FPGA의 16nm 울트라스케일+™ 제품군과 3D IC, MPSoC는 새로운 메모리, 3D-on-3D 및 멀티 프로세싱 SoC(MPSoC) 기술을 결합하여 성능과 집적도를 한 차원 높였으며, 스마트커넥트(SmartConnect) 인터커넥트 최적화 기술을 구현한다. 시스템 레벨에 최적회된 울트라스케일+는 28nm 디바이스보다 2~5배 더 높은 와트당 시스템 레벨 성능과 시스템 통합, 인텔리전스, 보안 및 안전을 최고 레벨로 보장하며 기존의 프로세스 노드 이동을 뛰어넘는 가치를 제공한다.