무선 사업자들은 소비자들에게 가장 먼저 새로운 서비스와 디바이스를 제공하고, 더 높은 수익률을 올릴 수 있는 부가적인 대역폭과 서비스 플랜을 구축하기 위해 거침없는 행보를 이어가고 있으며, 인프라 업체들 또한 차세대 무선 통신의 근간이 될 5G 장비 출시를 서두르고 있다.
무선 사업자들은 소비자들에게 가장 먼저 새로운 서비스와 디바이스를 제공하고, 더 높은 수익률을 올릴 수 있는 부가적인 대역폭과 서비스 플랜을 구축하기 위해 거침없는 행보를 이어가고 있으며, 인프라 업체들 또한 차세대 무선 통신의 근간이 될 5G 장비 출시를 서두르고 있다. 비큐브(BEEcube, 최근 내쇼날인스트루먼트(National Instruments)에 합병됨)는 이러한 5G 무선 인프라가 실현될 수 있도록, 5G 장비 제조업체들에게 새로운 에뮬레이션(Emulation) 시스템은 물론, 모바일 핸드셋 에뮬레이터(Emulator)를 제공하기 위해 자일링스(Xilinx®) FPGA 및 징크-7000(Zynq®-7000) 올 프로그래머블(All Programmable) SoC를 활용하고 있다. BEE7 및 nanoBEE는 디자인 팀이 보다 혁신적이고 생산적인 방법으로 경쟁사보다 먼저 5G 기술을 마켓에 출시할 수 있도록 해준다. 

비큐브의 새로운 FPGA-기반 제품에 대한 구체적인 설명에 앞서, 5G 마켓에 대한 무선 통신 업계의 비전과 현재 직면하고 있는 기술적 도전과제들에 대해 먼저 살펴보기로 하자.


5G 비전
무선통신의 미래를 좌우하는 핵심은 5G 무선 네트워크의 대대적인 확산여부에 있다고 볼 수 있다. 5G의 주요 목표는 천 배에 이르는 용량확보는 물론, 최소 1천억개의 기기 연결, 개별 사용자에게 10Gbps의 데이터 전송속도를 지원하는 것이다. 또한 이러한 새로운 네트워크는 사람들과 머신, 기기 간에 대규모 저-지연(Low-Latency) 커넥티비티를 제공할 수 있게 된다. 5G 네트워크 구축은 2020년에 착수될 것으로 예상되며, 5G 무선 액세스는 LTE나 와이파이(Wi-Fi)와 같은 기존 무선 라디오 액세스 기술의 차세대 버전과 완전히 새로운 기술들이 결합되어 구현될 것이다.

업계는 최종적인 5G 목표를 정의했지만, 더욱 중요한 문제는 어떻게 이러한 목표를 실제적으로 달성할 것인가 이다. 전세계의 많은 기업들이 5G 인프라 장비는 물론, 이를 통해 통신이 가능한 다양한 혁신적인 기기들을 개발하기 위해 노력하고 있다. 

5G를 위한 구체적인 기술적 접근방법은 여전히 불확실하지만, 몇 가지는 분명하다. 미래의 무선 시스템은 대용량 MIMO(Massive MIMO) 및 빔 포밍이나 관련 기법을 통해 공간 다이버시티(Spatial Diversity)를 활용함으로써 보다 효율적으로 기존 대역폭을 사용하게 될 것이다. 또한 새로운 스펙트럼 할당은 셀룰러에 주안점을 두고, 전반적인 채널 용량을 추가하게 될 것이다. 보다 높은 사용자 처리량은 주로 CA(Carrier Aggregation) 및 새로운 주파수 대역을 통해 달성될 것이다. 도심의 기지국 밀도는 증가하고, 동시에 전력 요건은 감소할 것이며, 정해진 지역 내에서 훨씬 많은 스펙트럼 재사용이 가능할 것이다. 한편 코어 네트워크는 데이터 및 제어 용도의 클라우드 사용을 증대시킬 것이다. 

5G 표준이 아직 정해지지 않았기 때문에, 대용량 I/O 및 연산 성능을 갖춘 FPGA-기반 플랫폼을 이용해 OTA(Over-The-Air) 시스템 동작을 시연하고 있는 기업들은 국제 표준화 기구가 이 기업들의 아이디어와 사양을 채택함에 따라 혜택을 얻을 수도 있다. 또한 이러한 플랫폼은 신속하게 시제품 제작이 가능한데다, 실제 현장의 데이터를 이용해 알고리즘을 손쉽게 테스트하고, 며칠 동안 또는 몇 주에 걸쳐 동작을 구동시킬 수도 있다. 

이상적인 무선 인프라 시제품 플랫폼
단일 플랫폼으로 5G 시제품에 필요한 모든 요건을 만족시킬 수는 없다. 하지만 핵심 요건을 파악하는 것은 충분히 가능하다.

1천배에 이르는 데이터 처리량 증가는 모든 5G 통신 하드웨어 측면에서는 부담이 될 수 있다. 거의 모든 시제품 플랫폼은 초당 수 테라비트로 확장될 수 있어야 하고, 수백 개의 광 케이블을 수용할 수 있어야 하며, RF 아날로그 데이터에 대한 수 기가 샘플링을 지원할 수 있어야 한다.

대용량 MIMO처럼 여러 안테나 및 영역 전반에 걸쳐 고차원 변조(High-Order Modulation) 방식을 구현하기 위해 요구되는 DSP 프로세싱 성능 또한 상당하다. 더불어, 수만 개의 MAC(Mltiply-Accumulate) 유닛도 필요하다.

최신 통신 시스템의 복잡도가 증가함에 따라, 대규모 OEM 업체라 하더라도 모든 IP를 자체적으로 유지한다는 것은 이제 불가능하게 되었다. 물론 대용량 MIMO, CPRI, 복합 파형은 물론 LTE-Advanced 프로토콜 스택에 이르기까지 풍부한 IP 세트를 갖춘다면 개발속도를 획기적으로 가속화할 수 있다. (하단 박스기사 참조)
 

IP: 5G에 도달하기 위한 가장 현명한 방법   5G 무선 표준화로 이행하기 위해 검토되고 있는 알고리즘은 복잡하면서도 정교한데다, 처음부터 이를 개발하기에는 막대한 투자가 소요된다. 따라서 기업들은 필요한 IP(Intellectual Property)를 소유하고 있는 업체와의 파트너쉽을 통해 개발노력을 가속화할 수 있다.   그렇다면 어떻게 이러한 IP들이 개발노력을 가속화할 수 있을까? 10GE, CPRI, DDR3와 같은 가장 기본적인 레벨의 IP는 거의 모든 고성능 무선 시스템에서 필수적이다. 좀 더 나아가, 어떤 5G 시스템이 기존 LTE-A 네트워크를 지원해야 한다면, 기본적인 LTE-A 스택 또한 필수항목이 될 것이다. 다음으로는 각기 다른 5G 연구분야를 겨냥한 IP들이다. 예를 들어, 무선 인터페이스(Air Interface) 파형, 대용량 MIMO, 밀리미터파, C-RAN 등이 있다.   새로운 무선 인터페이스 파형은 GFDM, UFDM, FBMC 등이 있다. 이러한 파형의 목적은 스펙트럼 효율성을 증대시키고, 전력 특성을 개선하는 것이다. LTE-A에 사용된 것처럼, OFDMA는 파워 앰프의 동작을 선형으로 유지하기 위해 고가의 회로를 필요로 하는 높은 PAPR(Peak-to-Average Power Ratio)을 가지고 있기 때문에 대역외(Out-of-Band) 간섭이나 상호변조왜곡(Intermodulation Distortion)을 줄여준다.   밀리미터파는 이러한 주파수에서 각기 다른 전파 특성을 가지기 때문에 다른 채널-모델 추정치가 필요하다. 또한 IP는 매우 넓은 대역폭(최고 5GHz)과 고대역폭의 높은 피크 데이터 전송속도를 타깃해야만 한다.   이용 가능한 IP를 확보하는 것만으로는 충분하지 않으며, IP를 손쉽게 서로 연결할 수 있어야 한다. 내쇼날인스트루먼트는 FPGA 및 프로세서가 결합된 구조에서 구동이 가능한 탁월한 IP들을 비롯해 5G 시제품 개발에 주안점을 둔 라이브러리를 보유하고 있다. 이 IP는 NI의 LabVIEW 통신 시스템 디자인 수트에서 손쉽게 서로 연결이 가능하다. 또한 LabVIEW는 디자인 시뮬레이션 및 분석에 필요한 모든 파형 소스와 분석 툴을 제공한다.   LabVIEW와 다양한 IP 라이브러리를 통해 개발시간을 수개월까지 단축시킬 수 있다. 또한 이 IP는 작업이 매우 용이하다. LabVIEW는 사용이 간편하고, 자일링스 툴 체인과 원활하게 상호 운용되며, 신속하게 분석 및 실험이 가능하다. 또한 NI가 제공하는 수많은 하드웨어 플랫폼과 결합하여 모든 5G 통신 디자인의 시제품 개발을 가장 빠른 방법으로 구현할 수 있다. 비큐브는 현재 내쇼날인스트루먼트의 자회사이며, 조만간 LabVIEW를 통해 비큐브의 하드웨어도 지원될 예정이다. – 데이비드 스콰이어스 (David Squires)

전세계의 통신 서비스 업체들은 모두 가능한 대부분의 프로세싱을 클라우드를 통해 처리하고자 한다. 이러한 노력은 데이터 센터의 규모를 효율적으로 구성할 수 있는데다, 이를 통해 각각의 콜 처리 비용을 절감할 수 있는 장점이 있다. 클라우드와의 효율적인 연결을 위해서는 10GE, 40GE, 또는 PCIe® 인터페이스가 필요하다. 

프로그래밍 모델은 C, C-to-게이트, VHDL, Verilog, 하이-레벨 모델링 환경(가장 보편적으로 사용되는 것은 LabVIEW와 MATLAB®/Simulink®)과 같은 기존의 주요 디자인 플로우를 지원할 수 있어야 한다. 

클럭의 경우에도, 하드웨어는 밀집된 광대역 무선 신호의 정보 무결성을 보존할 수 있도록 최고 6GHz의 ADC 샘플링 주파수에서 장비 간에 300fs 미만으로 클럭 지터를 유지하고, 클럭을 재생성할 수 있어야 하며, CPRI나 동기식 이더넷에서 임베디드 클럭을 추출할 수 있어야 한다. 

이러한 과제들을 해결하기 위해 비큐브는 최상의 기능을 갖춘 자일링스의 버텍스-7(Virtex®-7) FPGA를 이용한 새로운 강력한 에뮬레이션 플랫폼, BEE7을 개발했다. 

BEE7 플랫폼 아키텍처
BEE7 플랫폼은 위에서 언급한 차세대 통신 시스템 요건에 부합할 수 있도록 비큐브가 완전히 새롭게 설계한 최신 아키텍처이다. 이제 BEE7에 대해 보다 자세히 알아보고, 어떻게 하나의 플랫폼으로 5G 시제품 개발과제를 해결할 수 있는지 살펴보도록 하자.

첨단 무선 시제품 아키텍처를 개발할 때 직면하게 되는 가장 큰 도전과제 중 하나는 커넥티비티이다. 빠르고, 효율적으로 이동시켜야 하는 데이터의 양이 방대하기 때문이다. BEE7 시제품 개발 시스템의 핵심은 자일링스의 XC7VX690T 디바이스이다. 이 디바이스는 80개의 직렬 트랜시버와 3,600개의 DSP 슬라이스를 갖추고 있으며, 첨단 무선 애플리케이션(시제품이나 조기 현장시험용 모두 가능)을 위한 최상의 690T 엔진을 구현할 수 있다.


그림 1은 BEE7 블레이드를 보여주고 있다. 이 ATCA 폼팩터는 통신 분야에 보편적으로 사용되는 방식이기 때문에, 현장 시험을 위해 BEE7을 기존 기지국 캐비닛에 구축할 수도 있다. 그림 2를 보면, 4개의 690T FPGA가 연결되어 있으며, 4개의 FMC 사이트는 각 FPGA를 고성능 아날로그 카드와 연결하고, 최고 5.6Gsps의 샘플링 속도를 지원한다. 총 64Gbyte의 DDR3 메모리는 데이터를 캡처하거나 또는 데이터 브로드캐스팅을 위한 버퍼로 이용할 수 있다. 이 메모리는 시제품 개발 초기 단계에서 매우 유용하다. 디자인 팀은 시뮬레이션 벡터를 만들기 위해 내쇼날인스트루먼트의 LabVIEW나 매스웍스(The Mathworks)의 MATLAB을 이용할 수 있으며, 그런 다음 이를 시스템 메모리에 다운로드하여 캡처한 데이터에 대한 다양한 분석을 수행하거나 재생할 수 있다. 

 
그림 1. ATCA 섀시 기반 BEE7 블레이드는 C-RAN, 대용량 MIMO, 밀리미터파와 같은 가장 까다로운 5G 무선 애플리케이션의 시제품 개발 및 현장 시험을 위해 사용된다. 

690T 디바이스의 직렬 트랜시버는 13.1Gbps의 성능을 가지고 있다. 10 기가비트 이더넷과 CPRI(rate 8)처럼, 이동통신 분야에 사용되는 대부분의 표준은 대략 10Gbps의 성능을 가지고 있으며, BEE7 또한 이러한 성능 등급을 사용하고 있다. 그림 2에 보여진 것처럼, 이는 FPGA당 800Gbps의 커넥티비티를 제공한다. 

이제 BEE7 시제품 개발 환경과 일부 트레이드-오프 요소들, 그리고 우리가 만들어낸 디자인 결정사항들에 대해 살펴보도록 하자.

포인트-투-포인트(Point-to-Point) 커넥티비티
BEE7 아키텍처의 목표 중 하나는 가능한 가장 낮은 지연의 데이터 플로우를 제공하고, 스트리밍 처리량을 보장하는 것이다. 이러한 목표는 공유-버스 아키텍처로는 달성하기가 거의 불가능한데, 왜냐하면, 버스 상의 각기 다른 클라이언트가 언제든지 이를 처리할 수 있어 다른 클라이언트를 위한 트루 스트리밍 환경을 방해하거나 지연을 증가시킬 수 있기 때문이다. 따라서 BEE7은 대신 포인트-투-포인트 커넥티비티 모델을 사용한다.

고속 SERDES는 BEE7 환경에서는 데이터 이동을 위한 백본의 역할을 한다. PCB 트레이스 폭(Trace Width)과 유전체 두께, 비아(Via)의 배치 및 사이즈는 포인트에서 포인트까지 100ohm 트랜스미션 라인을 제공할 수 있도록 모두 조정되기 때문에 최적의 성능 및 신호 무결성을 유지할 수 있다. 대부분의 경우 고성능 트레이스는 보드 안쪽의 레이어로 덮여지기 때문에 EMI 방출이 적고, CE 인증이나 FCC 승인이 용이하다. 

BEE7 블레이드에서 다른 장비(다른 BEE7 블레이드 포함)까지의 커넥티비티는 3미터 미만, 300미터 이상, 그리고 그 중간거리 등 3개의 카테고리로 구분할 수 있다.

3미터 미만의 링크의 경우, 구리선 기반의 전기접속이 가능한 최저비용의 방식이다. 이는 BEE7 환경에서 SFP+나 QSFP 커넥터, 짧은 패치(Short-Patch) 케이블을 이용해 구현할 수 있으며, 하나의 장비 랙 내부의 블레이드-투-블레이드 통신에 적합하다. 최고 300미터의 보다 긴 거리에서는 단거리(Short-Haul) 광통신을 통해 가장 비용 효과적인 방식을 제공할 수 있다. BEE7은 단거리 광통신 모듈을 내장하고 있다. 그림 2는 12개의 SERDES 레인을 갖춘 각 FPGA가 iMOT(intermodule Optical Transceiver)와 연결되어 있는 것을 보여준다. 이러한 포트는 BEE7 블레이드의 전면에 노출되어 있으며, CPRI(Common Public Radio Interface)를 이용해 근거리의 RRH(Remote Radio Head)와 직접 연결하는데 사용될 수 있다. 

이보다 더 긴 거리에서는 리피터없이 최고 40km까지 전송할 수 있는 특별한 장거리(Long-Haul) 광통신 트래시버가 필요하다. 이러한 트랜시버는 RTM(Rear Transition Module)의 SFP+ 및 QSFP 커넥터에 쉽게 플러그인이 가능하며, BEE7에서 300미터 이상 더 멀리 떨어져있는 RRH를 위해 사용된다.

BEE7 ATCA 블레이드의 총 커넥티비티는 RTM에서 640Gbps, 전면의 iMOT 커넥터에서 480Gbps이다. 만약 아날로그 I/O가 필요하지 않다면, 적절한 FMC 카드를 사용하여 추가로 320Gbps를 이용할 수 있다. 

SERDES로 디자인할 때 직면하게 되는 대부분의 문제는 지연이나 보정, 클럭킹을 어떻게 처리할 것인가 이다. 비큐브의 BPS 소프트웨어는 부팅할 때 자동으로 보정을 수행하며, SERDES의 대부분의 로우-레벨 세부항목들은 신경쓸 필요가 없다. 비큐브 환경에서 SERDES 설계 작업은 비교적 간단하며, FIFO처럼 동작하는 각 MGT(Multigigabit Transceiver)의 지연 특성을 얻을 수 있다. 

클럭킹 문제
분산형 시스템에서 각각의 클럭과 데이터를 장거리로 이동시키는 것은 상당히 어려운 작업이 될 수 있다. 무선 분야에서 CPRI와 같은 표준은 원격 무선 헤드에서 베이스밴드 프로세싱 장치로 데이터를 전달하는 가장 일반적인 표준이다. 복구된 임베디드 클럭(CPRI처럼)은 보통 나쁜 위상-노이즈 특성을 가지고 있다. BEE7의 특수 PLL-기반 회로는 이러한 위상 노이즈를 300fs(femtosecond) 미만으로 줄여준다. 이러한 클럭은 기가헤르츠 범위의 샘플링 클럭을 생성하기 위해 증분이 가능하며, 300fs 미만의 위상 노이즈를 유지한다. 

유연한 클럭은 아날로그 FMC 카드(샘플링 클럭에 가장 중요함) 및 FPGA로 분산이 가능하다. 

 
그림 2. BEE7 인터커넥트 아키텍처 다이어그램을 통해 10Gbps 채널 수를 확인할 수 있다. FPGA 당 전체 직렬 트랜시버 커넥티비티는 800Gbps이다.

RF 고려사항
최고 6GHz의 다이렉트 RF 샘플링(Direct RF Sampling) 및 합성은 오랫동안 SDR(Software-Defined Radio) 분야에서 추구해 왔던 목표였지만, 최근에 이르러서 고속 DAC 및 ADC가 출시되면서 현실화되었다. 비큐브는 고성능 아날로그 인터페이스가 마더보드와 연결된 FMC 카드를 통해 지원되는 모듈식 아키텍처를 개발했다.

 
그림 3. nanoBEE는 차세대 무선 제품의 개발 속도를 가속화하기 위해 설계된 터미널 에뮬레이션 시스템이다.

현재 최고 5.6Gbps 샘플링 속도의 모듈이 제공되고 있으며, 변조/복조를 위해 FPGA 마더보드로부터 또는 마더보드로 혹은 다른 프로세싱이 필요한 모든 곳에 2GHz 스펙트럼을 직접 합성하거나 디지털화, 또는 통과시킬 수 있다. 아날로그 FMC 카드는 첫 번째 및 두 번째 나이퀴스트(Nyquist) 존을 지원하기 때문에 하나의 카드로 더 높은 주파수에서 2GHz 미만의 전체 스펙트럼 및 2GHz 스펙트럼 블록을 처리할 수 있다. 

고속 DAC 및 ADC는 실제 시스템에 효과적으로 통합하기가 상당히 어려운 것으로 정평이 나있다. 이들은 최고 성능을 위해 인터리브되며, 클럭 지터 요건이 500fs 미만인 매우 안정적인 클럭이 요구된다. BEE7 플랫폼은 307.2MHz 레퍼런스 클럭으로 측정된 위상 노이즈 오프셋이 100Hz 및 10MHz일 때 보통 300fs 미만의 클럭 지터를 제공한다. 또한 이러한 DAC 및 ADC는 고속 디바이스에서 데이터를 가져오거나 내보낼 때 데이터 무결성을 극대화할 수 있도록 데이터 스트로브(Data Strobe) 위상이 설정된 특수 트레이닝 시퀀스(Training Sequence)가 필요하다. 비큐브의 플랫폼은 보드가 먼저 부팅이 되면 모든 트레이닝 시퀀스를 실행한다. 따라서 개발자는 이러한 로우-레벨의 세부사항은 처리할 필요가 전혀 없으며, 즉각적으로 탁월한 동작을 실행시킬 수 있다.

디자인 플로우 및 IP
C/C++, MATLAB, VHDL, Verilog, LabVIEW, Simulink 모두 차세대 5G 디자인을 개발하는데 있어 각각의 역할을 가지고 있다. 비큐브 플랫폼은 디자인 툴에 상관없이 디자이너가 선호하는 어떠한 디자인 플로우라도 사용할 수 있도록 해준다. 툴 플로우 측면에서 모든 기본 토대의 핵심은 신속하게 IP로 전환하는 것이다. 

비큐브는 고성능 통신 설계를 구현하는데 필요한 여러 로우-레벨 인터페이스를 제공한다. 비큐브는 10Gigabit 및 1Gigabit 이더넷 코어를 제공하며, 자일링스는 CPRI 및 PCIe와 함께 FPGA 간의 내부 통신을 위한 자일링스 오로라(Aurora) 코어의 동기식 버전을 공급하고 있다. 또한 온보드 DDR3 메모리와의 인터페이스는 표준 FIFO 및 블록 RAM 인터페이스처럼 제공된다. 

하이-레벨 IP 블록은 디자인 프로세스를 가속화하는 중요한 수단이다. 이 부분은 박스기사에서 자세히 논의하도록 하겠다.

nanoBee, UE(User Equipment)용 솔루션
BEE7은 인프라 솔루션을 위한 방대한 커넥티비티 및 강력한 DSP 성능 요건을 만족시킨다. 그렇다면, 핸드셋(업계에서 사용되는 용어로는 사용자 장비 또는 UE; User Equipment) 에뮬레이션을 위한 툴은 어떠한가? 핸드셋은 보통 수준의 DSP 프로세싱 및 인터커넥트를 필요로 하는데, 모바일 테스트를 위해서는 배터리로 구동되어야 하고, 고집적 MAC 및 상위 레이어 프로토콜 처리기능을 내장하고 있어야 한다. 비큐브는 뛰어난 UE 에뮬레이터를 만들기 위해 징크 XC7Z100 SoC 디바이스를 활용했다. 

5G UE의 물리층은 유연해야 하는데, 모든 일반적인 프로세서 아키텍처로는 까다로울 수 있지만, 징크 7100 디바이스의 2,020개의 DSP 슬라이스를 이용하면 PHY 구현은 매우 간단하다. 또한 10Gbps가 요구되는 UE 커넥티비티도 징크 7100 SoC를 통해 간단하게 구현할 수 있다. 

징크 제품군이 UE 에뮬레이터에 이상적인 이유는 MAC 및 하이-레벨 프로토콜 레이어를 구현할 수 있는 두 개의 A9 ARM® 코어를 갖추고 있기 때문이다. 대부분의 기존 휴대폰은 ARM 프로세서를 사용하기 때문에 기업들은 상위 레이어의 프로세싱을 위해 기존 코드의 상당 부분을 재사용할 수 있다. ARM 코어 및 프로그래머블 패브릭 간의 긴밀한 인터페이스는 지연을 낮추고, 성능을 향상시킨다. 또한 징크 SoC 및 다른 nanoBEE 하드웨어를 5와트 미만으로 유지함으로써 UE 에뮬레이터 테스트를 위한 장치들은 물론, 제품을 배터리로 구동할 수 있다. 

nanoBEE는 LTE-A 대역은 물론 비면허 대역인 2.4GHz/5GHz 상에서 동작하는 3GPP-호환 UE 에뮬레이터(+23dBm의 출력 파워, -94dBm의 입력감도)를 제공하기 위해 동일한 파워 앰프와 다이플렉서, 입력 필터, 그리고 다른 신호 체인 요소들을 사용한다. 

nanoBEE는 그림 3에 나타낸 것처럼, 18개월 안에 제품을 출시할 수 있는 컨셉으로 완성되었다. 

5년 후의 미래
수많은 5G의 기술적 과제들을 해결하기 위한 경쟁이 진행 중이다. 상용화까지 아직 5년이 남았지만, 현재 표준이 확정되기 시작하면서 많은 기업들은 이러한 새로운 알고리즘과 애플리케이션의 시제품을 개발해야 한다. 자일링스 FPGA 및 징크 SoC 디바이스와 비큐브와 같이 상용으로 제공되는 5G 시제품 개발 플랫폼이 결합됨으로써 맞춤형 시제품 개발 플랫폼 대비 개발시간을 획기적으로 단축시킬 수 있다. 이러한 툴은 시스템 설계자 및 디자이너들이 시제품을 개발하기 위한 플랫폼을 설계하는 것이 아니라 최상의 아키텍처 및 알고리즘 선택에 더욱 주력할 수 있도록 해준다. 또한 통신 사업자들은 조기에 실험운영에 착수할 수 있고, 새로운 시스템 및 알고리즘, 네트워크 아키텍처에 대한 경험을 쌓을 수 있다. 

2020년에 광범위하게 확산된 5G를 생각해 보면, 아마도 대부분의 OEM은 자일링스 FPGA 및 올 프로그래머블 SoC에 기반한 생산장비를 판매하게 될 것이다. 5G 물리층 하드웨어의 복잡성으로 인해 ASIC 구현으로 하드웨어 오류를 완전히 제거하고, 계속해서 진화하는 표준에 대응할 수 있는 유연성을 확보하기란 상당히 어려운 과제다. 하드웨어를 ‘소프트’하게 유지하는 것이 현명한 OEM이 선택할 수 있는 최선이 길이 될 것이다.